【技術分類】
１−３−10 32/64bitマイクロプロセッサ
【技術名称】
64bit RISC型マイクロプロセッサ
【技術内容】
業界標準のMIPS(R)アーキテクチャによる64bit RISCプロセッサである。このシンセサイザブルプロセッサコアは、浮動小数点ユニットを統合することで、デジタル家電向けにより強化された設計となっている。主な特徴は以下のとおりである。
| ○ | 6ステージパイプライン。ほとんどの命令を1サイクルで実行 |
| ○ | 64ビットのデータおよびアドレス・パス（42ビットのバーチャル、36ビットの物理アドレス空間） |
| ○ | リアルタイム・インタラプト・タイマ用のカウント／比較レジスタが割り込みを行う。 |
| ○ | ソフトウェア・ブレーク・ポイント用の命令およびデータ・ウォッチ・レジスタ |
| ○ | 独立した割り込み例外ベクタ |
| ○ | 浮動小数点ユニット ・IEEE754準拠しており、乗算／加算（MADD）命令を備え、完全にパイプライン化 ・32個の浮動小数点レジスタ ・シングルおよびダブル・プレシジョンの命令を実行 ・ほとんどの命令について、スループットは1サイクル、呼び出しは4サイクル |
| ○ | プログラム可能なキャッシュサイズ ・個別に配列可能な命令およびデータ・キャッシュ ・0〜16KB/ウェイのサイズ（最大64KB） ・ダイレクトマップ、2-、3-、4-ウェイ・セット・アソシアティブ ・ノンブロッキング・ロード ・キャッシュラインのロックをサポート |
| ○ | メモリ管理ユニット ・ページサイズ可変の2対の16/32/48エントリーのJTLB ・4KB〜16KBのページサイズをサポート |
| ○ | シンプル・バス・インターフェース・ユニット ・すべてのI/Oを登録可能 ・独立した単方向の36ビット・アドレスおよび64ビット・データ・バス |
| ○ | 整数乗除演算ユニット ・最大で32×16乗算を1クロックで実行 ・最大で32×32乗算を2クロックで実行 ・最大で64×64乗算を9クロックで実行 |
| ○ | 汎用コプロセッサ・インターフェース ・外部コプロセッサとの64ビット・インターフェース |
| ○ | 電力管理 ・最小周波数：0MHz ・パワーダウン・モード（WAIT命令によって動作）およびスリープモード ・ソフトウェア制御のクロック分周器をサポート |
【図】
図1 機能ブロック図
出典：プロバイダ：MIPS Technologies,Inc.IP名：「MIPS64 TM 5KfTM 」、図、媒体：online、、ミップス社のMIPS
Core IPよりPDFファイル[検索日：02/03/06]（http://www.mips-japan.co.jp/03_core_IP.html)
【応用分野】
デジタル家電
【出典／参考資料】
出典：プロバイダ：MIPS Technologies,Inc.IP名：「MIPS64TM 5KfTM 」、媒体：online、、ミップス社のMIPS
Core IPよりPDFファイル[検索日：2002年3月6日]（http://www.mips-japan.co.jp/03_core_IP.html)