半導体ＩＰ（Intellectual Property）関連技術/９－１

【技術分類】
　９－１－１　基本素子

【技術名称】
　2進数コンプリメータ

【技術内容】

　（１）特徴

○	最大256 bit幅の入力をサポート
○	オプションのクロックイネーブル信号を持ったオプションのレジスタ処理出力、および同期/非同期制御
○	オプションでバイパス（負荷）可能
○	最大性能および予測性能を得るためにRPM（Relationally Placed Macro）マッピングおよびプレースメント技術を使用

　（２）機能説明

　本2進数補数器モジュールは入力バス上の符号付きの値を出力バス上の符号付き補数値に変換する。その出力値は本レジスタで処理される場合と処理されない場合がある。レジスタで処理された出力が選択されると、オプションとしてのクロックイネーブル、非同期セット、クリア、イニシャル、および同期セット、クリア、イニシャルが与えられる。
　オプションのバイパス機能は入力ポートの値を直接出力レジスタに格納することが出来る。本モジュールは選択的にRPMまたはアンプレースドロジックとして機能する。RPMとして機能するときは論理が列状に置かれる。　
　図1にピンアウトの図と、表1にコア信号ピン配置の説明を示す。

【図】

図1　ピンアウトの図
9-1-1　2進数コンプリメータ
　出典：プロバイダ：Xilinx Inc. IP名：「Twos Complementer V5.0」、図：「Figure 1: Core Schematic Symbol」、媒体：online、ザイリンクス社IPセンタスマートサーチよりTwos Complementer V5.0、[検索日：01/11/9] （http://www.xilinx.com/ipcenter/catalog/search/logicore/twos_complementer.htm)

【表】

表1　コア信号ピン配置

Signal	Signal Direction	Description
A[N:0]	Input	Input bus
BYPASS	Input	Bypass Control Signal
CE	Input	Clock Enable
CLK	Input	Clock: rising edge clock signal
ASET	Input	Asynchronous Set: forces registered output to a high state when driven
ACLR	Input	Asynchronous Clear: forces outputs to a low state when driven
SSET	Input	Synchronous Set: forces registered output to a high state on next concurrent clock edge
SCLR	Input	Synchronous Clear: forces registered output to a low state on next concurrent clock edge
AINIT	Input	Asynchronous Initialize: forces registered outputs to user defined state when driven
SINIT	Input	Synchronous Initialize: forces registered outputs to user defined state on next concurrent clock edge
S[P:0]	Output	Asynchronous output
Q[P:0]	Output	Registered output

注）All control inputs are Active High. Should an Active Low input be required for a particular control pin an inverter must be placed in the path to the pin. The inverter will be absorbed appropriately during mapping.
　出典：プロバイダ：Xilinx Inc. IP名：「Twos Complementer V5.0」、表：「Table 1: Core Signal Pinout」、媒体：online、ザイリンクス社IPセンタスマートサーチよりTwos Complementer V5.0、[検索日：01/11/9] （http://www.xilinx.com/ipcenter/catalog/search/logicore/twos_complementer.htm)

【応用分野】
　補数演算

【出典／参考資料】
　出典：プロバイダ：Xilinx Inc. IP名：「Twos Complementer V5.0」、媒体：online、ザイリンクス社IPセンタスマートサーチよりTwos Complementer V5.0、[検索日：2001年11月9日] （http://www.xilinx.com/ipcenter/catalog/search/logicore/twos_complementer.htm)

目次に戻る

技術対応表に戻る