半導体ＩＰ（Intellectual Property）関連技術/９－１

【技術分類】
　９－１－９　基本素子

【技術名称】
バス・マルチプレクサ

【技術内容】

　（１）特徴

○	256ビット幅までのバスをサポート
○	ロジックベースまたはBUFTベースマルチプレクサを生成可能
○	2：1から32：1までの範囲をサポート
○	クロックイネーブル、非同期／同期制御可能
○	RPMマッピング、レイアウトテクノロジを使用し、最高性能を持ちかつ性能予測が可能可能

　（２）機能説明

　このバスマルチプレクサはVirtex構造のビルディングブロックシリーズの一つである。入力バスの数、マルチプレクササイズ、レジスタ出力、非レジスタ出力が選択できる。レジスタ出力ではクロックイネーブル、非同期セット／クリア、同期セット／クリア出力が可能である。
　モジュールは、随時、リレーショナル・プレース・マクロ（RPM）を発生させ、モジュール内に配置することができる。
　図1にピンアウトの図と、表1にコア信号ピン配置の説明を示す。

【図】

図1　ピンアウト図
9-1-9　バス・マルチプレクサ
　出典：プロバイダ：Xilinx Inc. IP名：「Bus Multiplexer V5.0」、図：「Figure 1:Core Schematic Symbol」、媒体：online、ザイリンクス社IPセンタスマートサーチよりBus Multiplexer V5.0、[検索日：01/11/9] （http://www.xilinx.com/ipcenter/catalog/search/logicore/ bus_multiplexer.htm)

【表】

表1　コア信号ピン配置

Signal	Signal Direction	Description
MCH[N:0] MA[N:0]	Input	Multiplexer input buses
S[M:0]	Input	Binary encoded multiplexer select inputs,where M = RoundUp (Log₂^#input buses))
O[N:0]	Output	Multiplexer output for non-registered module
D[N:0]	Internal	Internal data input connection to optional output register
CE	Input	Clock Enable
CLK	Input	Clock rising edge
ASET	Input	Asynchronous Set: forces the registered output to a High state when driven
ACLR	Input	Asynchronous Clear: forces outputs to a Low state when driven.
SSET	Input	Synchronous Set: forces the registered output to a High state on next concurrent clock edge.
SCLR	Input	Synchronous Clear: forces the registered output to a Low state on next concurrent clock edge
AINIT	Input	Asynchronous Initialize: forces the registered outputs to a user defined state when driven
SINIT	Input	Synchronous Initialize: forces the registered outputs to a user defined state on next concurrent clock edge
Q[N:0]	Output	Multiplexer output for registered module

注）All control inputs are Active High. Should an A nput be required for a particular control pin an must be placed in the path to the pin. The inve absorbed appropriately during mapping.
　出典：プロバイダ：Xilinx Inc. IP名：「Bus Multiplexer V5.0」、表：「Table 1:Core Signal Pinout」、媒体：online、ザイリンクス社IPセンタスマートサーチよりBus Multiplexer V5.0、[検索日：01/11/9] （http://www.xilinx.com/ipcenter/catalog/search/logicore/ bus_multiplexer.htm)

【応用分野】
　マルチプレクサ・ロジック

【出典／参考資料】
　出典：プロバイダ：Xilinx Inc. IP名：「Bus Multiplexer V5.0」、媒体：online、ザイリンクス社IPセンタスマートサーチよりBus Multiplexer V5.0、[検索日：2001年11月9日] （http://www.xilinx.com/ipcenter/catalog/search/logicore/ bus_multiplexer.htm)

目次に戻る

技術対応表に戻る