HOME > 資料室（その他参考情報） > 標準技術集 > MRAM・スピンメモリ技術

その他参考情報

MRAM・スピンメモリ技術

 
＜この記事に関する問い合わせ先＞

  特許庁総務部企画調査課技術動向班  
  電話：03-3581-1101 内線2155
  FAX：03-3580-5741
  E-mail：PA0930@jpo.go.jp

Get Acrobat Reader PDFファイルを初めてお使いになる方は、Adobe Acrobat Readerダウンロードページへ


はじめに
本技術集の構成
利用上の留意事項
委員名簿
調査対象技術の樹形図
調査対象技術の技術概要


１　ＭＲＡＭ
 １−１　ＧＭＲ素子
  １−１−１　CIP-GMR
   １−１−１−１　GMRメモリ素子の基本構造
 
  １−１−２　CPP-GMR
   １−１−２−１　GMR素子に基づく不揮発性MRAMセル
   １−１−２−２　MRAM用CPP-GMR
   １−１−２−３　垂直磁気抵抗ランダムアクセスメモリ（VMRAM）
 
  １−１−３　層構成
   １−１−３−１　スピンバルブ素子を用いたメモリ素子−半硬質磁性膜
   １−１−３−２　スピンバルブの膜に垂直な方向のMR−NiMnSb/Cu/NiMnSb/FeMn
   １−１−３−３　NiFe/Cu超格子スピンバルブ多層膜
   １−１−３−４　磁性多層構造ナノワイヤ
   １−１−３−５　Co、Co-Pt、あるいはCo-Feを強磁性層として用いたHM−スピンバルブ多層膜
   １−１−３−６　スピンバルブ構造−スピンバルブ多層膜
   １−１−３−７　反平行結合素子
   １−１−３−８　GMR積層構造−Co NiFe/Cu/Co/NiFe
   １−１−３−９　セミハード磁性層を記録用に、ソフト磁性層を読み出し用に使うスピンバルブ複層膜−[{Co75Pt25/Cu/Ni80Fe10Co10}/Cu]
 
 １−２　ＴＭＲ素子
  １−２−１　電極材料
   １−２−１−１　強磁性体
   １−２−１−２　熱安定なAl酸化物障壁磁気トンネル接合
   １−２−１−３　電極材料（FeCo）
   １−２−１−４　CoFe合金スピントンネル接合
   １−２−１−５　CoFe合金（スピンバルブタイプ）
   １−２−１−６　CoFe合金（微細反平行結合素子）
   １−２−１−７　82Ni-Fe/Al-Al2O3/Co接合の大きな磁気抵抗変化率
   １−２−１−８　NiFe合金−トンネル接合のＩ−Ｖ特性
   １−２−１−９　NiFe合金−接合面の断面SEM像
   １−２−１−１０　NiFe合金−スピンバルブ型トンネル接合
   １−２−１−１１　NiFe合金−MR比の理論値と実験値の対比
   １−２−１−１２　NiFe合金−素子構造
   １−２−１−１３　CoFeBのフリー層適用によるMR比増加
   １−２−１−１４　CoFeBをフリー層に用いたTMR素子
   １−２−１−１５　金属系ハーフメタルの分極率とTMR比
   １−２−１−１６　ホイスラー系合金（CCFA）のTMR特性
   １−２−１−１７　ホイスラー系合金（CCFA）の磁気抵抗
   １−２−１−１８　ホイスラー系合金（Co2MnAl）のTMR比の基板温度依存性
   １−２−１−１９　酸化物系ハーフメタルの分極率とTMR比
   １−２−１−２０　酸化物系ハーフメタルの磁気抵抗と磁化曲線
   １−２−１−２１　酸化物系ハーフメタルの接合面の断面SEM像
   １−２−１−２２　トンネル磁気抵抗効果を持つ種々の材料
   １−２−１−２３　Mnペロブスカイトの高品質な酸化物膜の形成
   １−２−１−２４　MnPt/CoあるいはMn3Pt/CoのAFM/FM積層界面の磁気構造
 
  １−２−２　バリア材料
   １−２−２−１　バリア材料（AlAs）
   １−２−２−２　MgO/MgF2をバリア材料とする磁気トンネル接合
   １−２−２−３　MgO（酸化マグネシウム）
   １−２−２−４　MR比247％達成のバリア材料MgO
   １−２−２−５　TMR比220％達成のバリア材料MgO−CoFe/MgO/CoFe
   １−２−２−６　TMR比230％達成のバリア材料MgO−CoFeB/MgO/CoFeB
   １−２−２−７　バリア材料（Al2O3）
 
  １−２−３　界面制御･構造制御
   １−２−３−１　界面ラフネスの制御による層間結合の低減
 
  １−２−４　層構成
   １−２−４−１　エピタキシャル成長させたFe/MgO/Fe/Coトンネル接合
   １−２−４−２　エピタキシャル成長させたNiFeを下部電極とするTMR
   １−２−４−３　エピタキシャルタイプ接合−fcc(111)高配向性多結晶
   １−２−４−４　下部電極Fe単結晶薄膜方位依存性
   １−２−４−５　擬スピンバルブ構造
   １−２−４−６　擬スピンバルブ構造を用いたメモリ素子
   １−２−４−７　二重トンネル接合構造のTMR特性
   １−２−４−８　二重トンネル接合構造の断面TEM
   １−２−４−９　二重トンネル接合の構成
 
 １−３　CMR素子
   １−３−１　ペロブスカイト型酸化物La2/3Ba1/3MnOxの磁気抵抗効果
 
 １−４　セル構造
  １−４−１　MTJ
   １−４−１−１　擬スピンバルブ（PSV：Pseudo-Spin Valve）セルの構造
   １−４−１−２　垂直磁化型TMR
   １−４−１−３　デュアルピン構造（デュアル固着層構造）
   １−４−１−４　デュアルピン構造−MR比のバイアス電圧依存
 
  １−４−２　配線
   １−４−２−１　ワード線をメモリ素子の上下に配置した（wraparound）配線構造
   １−４−２−２　形状異方性を持つパーマロイを記憶素子としたMRAMの構造
   １−４−２−３　コンタクトを使ったSDTセルと配線の接続
   １−４−２−４　ワード線、センス線配置
   １−４−２−５　クロスポイント構造(simple matrix)
   １−４−２−６　スピンバルブをメモリセルとしGaAsダイオードをスイッチ素子として用いるMRAMメモリセルの配線構造
   １−４−２−７　高密度アーキテクチャ
   １−４−２−８　書き込み電流による隣接セルへの影響
   １−４−２−９　埋め込みワード線
   １−４−２−１０　磁化反転磁界の大きさに及ぼす磁性膜平面形の長軸端面形状の影響
   １−４−２−１１　リング型メモリ素子
   １−４−２−１２　MRAMセル構造
   １−４−２−１３　選択トランジスタのソースと素子分離共用によるセルサイズの縮小
   １−４−２−１４　トランジスタ付きMRAMの構造と製造技術の課題
   １−４−２−１５　SSDT（Sandwich Spin Dependent Tunneling）メモリセル
   １−４−２−１６　SDTセル構造
   １−４−２−１７　SSDTセル構造　(Read Mode)
   １−４−２−１８　SSDTセル構造　(Write Mode)
   １−４−２−１９　4Mb MRAMの配線構造
   １−４−２−２０　加熱と磁場の両方を利用して行う書き込み
   １−４−２−２１　下部電極接点（BEC）によるMRAMセルの縮小
   １−４−２−２２　高密度・高速クロスポイントMRAMセル
 
  １−４−３　多層セル
   １−４−３−１　自己差動メモリ素子
 
 １−５　書き込み技術
  １−５−１　書き込み技術
   １−５−１−１　メモリ素子の上下にワード線を配置（wraparound）
   １−５−１−２　２次元の磁気メモリセルアレイとセル選択書き込み
   １−５−１−３　２つのSDTをメモリセルとして用いる高速MRAMの回路模式図
   １−５−１−４　２つのSDTをメモリセルとして用いる高速MRAM
   １−５−１−５　２つのSDTをメモリセルとして用いるMRAMの最適配置
   １−５−１−６　ビット線とワード線交点セルへの書き込み
 
  １−５−２　スピン注入磁化反転技術
   １−５−２−１　スピン注入磁化反転-Cu/Co/Cu/Co/Cu/Pt/Au
   １−５−２−２　スピン注入磁化反転-Cu/Co/Cu/Co/Au
   １−５−２−３　スピン注入磁化反転-Co/Cu/Co
   １−５−２−４　スピン注入磁化反転技術-スイッチ電流の温度特性
   １−５−２−５　スピン注入磁化反転技術を用いたMRAM
   １−５−２−６　交換結合型スピンバルブの電流による磁化スイッチング
 
 １−５−３　クラッディング法
   １−５−３−１　磁場を集中させるクラッドを施した配線を持つ1-MTJ/1-トランジスタメモリセル構成
   １−５−３−２　ヨーク付き書き込み配線
 
 １−５−４　Toggling　MRAM
   １−５−４−１　単極性の電流で磁化を回転させるMTJを使ったMRAM
 
 １−５−５　TMR形状
   １−５−５−１　種々の形状のMTJの磁気特性
   １−５−５−２　漏洩磁場の無いMRAMのセルとしての円環状の磁気ドット
   １−５−５−３　Arrot’s形状
   １−５−５−４　高密度・高速クロスポイントMRAMセル形状
   １−５−５−５　反平行磁性膜のスイッチング磁界に及ぼす層間の交換結合磁場の影響
   １−５−５−６　反平行磁性膜のスイッチング磁界に及ぼす強磁性層および非磁性層膜厚の影響
   １−５−５−７　反平行磁性膜のスイッチング磁界に及ぼす強磁性層の飽和磁化の差、素子のアスペクト比および素子サイズの影響−１
   １−５−５−８　反平行磁性膜のスイッチング磁界に及ぼす強磁性層の飽和磁化の差、素子のアスペクト比および素子サイズの影響−２
 
 １−５−６　熱アシスト
   １−５−６−１　低キューリー点材料を使った熱アシストMRAMセルの構造
   １−５−６−２　TbFe膜の直接通電による磁化書き込み
   １−５−６−３　TbFe(20nm)/ CoFe (4nm)/ Cu(4nm)/ CoFe(4nm)膜の熱アシスト磁化書き込み
   １−５−６−４　スピン注入磁化反転法の外部磁場と熱アシスト
 
 １−５−７　二重トンネル接合
   １−５−７−１　二重トンネル接合によるバイアス電圧の改善
 
 １−６　読み出し技術
  １−６−１　MTJ＋選択素子読み出し回路
   １−６−１−１　SDTおよびSSDTセルのMRAMの読み出し動作
   １−６−１−２　抵抗比読み出し方式の読み出し系回路
   １−６−１−３　GMR素子を使ったMRAMの配置と配線
   １−６−１−４　TMR素子を使ったMRAMの配置と配線
   １−６−１−５　１MTJと1Trでメモリセルを構成するMRAMの回路アーキテクチャ
   １−６−１−６　磁気トンネル素子＋１トランジスタ構成のメモリセルの読み出し
   １−６−１−７　2T2MTJ方式
 
  １−６−２　クロスポイント方式読み出し回路
   １−６−２−１　クロスポイント構造（シンプル・マトリスク）
   １−６−２−２　クロスポイント構造（simple matrix）−GMR-MRAMとの比較
   １−６−２−３　非選択線の電圧制御によってセルの選択性を向上させるクロスポイント方式MRAMのデータ読み出し回路
   １−６−２−４　TMR素子とダイオードによるクロスポイント方式MRAM
 
 １−７　回路技術
  １−７−１　回路技術
   １−７−１−１　1T1MTJ型のMRAMのメモリアレイ回路
   １−７−１−２　1T1MTJ型のMRAM読み出し回路に使われる差動カレントコンベヤー回路
   １−７−１−３　1Mb MRAMのブロックダイアグラム
   １−７−１−４　チップレイアウト
 
  １−７−２　参照回路
   １−７−２−１　SDTセルを二つ使ったラッチ型MRAMメモリセル
   １−７−２−２　中点参照値発生器（mid-point reference generator）を配置したメモリコアブロック
   １−７−２−３　自己参照読み出し回路
 
  １−７−３　温度補償回路
   １−７−３−１　熱変動を補償する書き込み電流回路
 
  １−７−４　分岐電流補償回路（ダミービット線）
   １−７−４−１　分岐電流補償回路（ダミービット線）
 
 １−８　マルチビット
  １−８−１　マルチレベル
   １−８−１−１　２スピンバルブ構造による4値メモリセル
   １−８−１−２　GMR素子を４値のメモリ素子として使用するための読み出し方法
   １−８−１−３　エピタキシャル成長させたNiMnSbを下部電極とする4つの状態を取りうる磁気トンネル接合
 
  １−８−２　多値セル
   １−８−２−１　GMR素子を直列につないで４値のメモリ素子として使用するための読み出し方法
   １−８−２−２　GMR素子を並列につないで４値のメモリ素子として使用するための読み出し方法
 
 １−９　回路・デバイスシミュレーション
   １−９−１　パタン巾の違いによるNiFe/Co/Cu/Co膜線の磁気ヒステリシスの変化
   １−９−２　100 Mbit/cm2級MRAMの書き込み電流条件とスイッチング速度
   １−９−３　25MビットMRAMの構成と消費電力
   １−９−４　Gbit/cm2級のMRAMのメモリ素子寸法と書き込み条件
   １−９−５　磁化反転過程のシミュレーション
   １−９−６　Gbit級MRAMの書き込み条件（最小パタン寸法F=0.1μｍでの動作電流をシミュレーション）
   １−９−７　MTJの形状が書き込み電流に及ぼす影響のシミュレーション
   １−９−８　MTJのアスペクト比が選択書き込みのための電流マージンに及ぼす影響
   １−９−９　MTJのセル配置周期が選択書き込みのための電流マージンに及ぼす影響
 
２　MRAM製造技術
 ２−１　TMR/GMR作成技術
  ２−１−１　TMR/GMR作成技術
   ２−１−１−１　磁性層表面酸化によるTMR接合の耐熱性改善
   ２−１−１−２　ピン層材料によるTMR接合の耐熱性の改善
   ２−１−１−３　MRAMの製造プロセス
 
  ２−１−２　酸化法
   ２−１−２−１　ラジカル酸化法によるTMR接合の作製
   ２−１−２−２　プラズマ酸化法によるTMR接合の作製
   ２−１−２−３　プラズマ酸化法による低抵抗TMR接合の作製
   ２−１−２−４　高密度低電子温度プラズマ酸化法によるTMR接合の作製
   ２−１−２−５　MTJの抵抗面積積のプラズマ暴露量依存性
   ２−１−２−６　プラズマ酸化法およびプラズマ窒化法によるTMR接合の作製
   ２−１−２−７　ICP酸化法によるTMR接合の作製
 
  ２−１−３　スパッタ法
   ２−１−３−１　スパッタ法による反強磁性Ni-Mn膜
   ２−１−３−２　スパッタ法によるホイスラー合金薄膜の作製
   ２−１−３−３　スパッタ法によるCo-Fe/Cu多層膜の作製
   ２−１−３−４　スパッタ法と微細加工によるCPP-GMR素子の作製
   ２−１−３−５　スパッタ法と2層ハードマスクプロセスによるTMR素子の作製
 
  ２−１−４　イオンビーム堆積技術
   ２−１−４−１　集束イオンビームを用いたMTJの作製
 
  ２−１−５　アニール方法
   ２−１−５−１　アニールによるCo/Cu多層膜の結晶性と磁気特性の改善
   ２−１−５−２　Pt添加によるMTJの磁気特性およびアニール耐性の改善
   ２−１−５−３　MTJの低抵抗化とアニール効果
   ２−１−５−４　強磁性二重トンネル接合の熱処理による特性改善
 
  ２−１−６　ダメージ緩和法
   ２−１−６−１　Pt添加磁性電極層によるMTJのトンネル障壁層界面の強化
 
 ２−２　微細加工技術
  ２−２−１　微細加工技術
   ２−２−１−１　電子線リソグラフィーによるナノメータ･サイズMTJの作製
   ２−２−１−２　磁性薄膜のCO+NH3プラズマエッチング
   ２−２−１−３　上下電極を持つ微細な磁性膜セルの作製
   ２−２−１−４　微細加工技術によるスピン注入磁化反転を用いたMRAM
 
  ２−２−２　反応性イオンエッチング（RIE）
   ２−２−２−１　塩素系ガスを用いたRIE法
   ２−２−２−２　強磁性膜の塩素系ガスによるRIEにおける紫外線照射の効果
   ２−２−２−３　CO-NH3混合ガスプラズマを用いるRIE法
 
  ２−２−３　ケミカル･アシステッド･イオンエッチング
   ２−２−３−１　ケミカル･アシスト･イオンエッチングによる障壁制御
 
  ２−２−４　イオンミリング法
   ２−２−４−１　イオンミリング法によるサブ100 nm接合
   ２−２−４−２　Arイオンミリング法によるMTJの微細加工
   ２−２−４−３　微小MTJアレイのArイオンミリングとAFM評価
 
３　評価技術
 ３−１　材料評価
  ３−１−１　材料評価
   ３−１−１−１　磁気力顕微鏡による単一磁区の観察
   ３−１−１−２　微細反結合素子の保磁力評価
 
  ３−１−２　MR比測定技術
   ３−１−２−１　トンネル障壁高さの推定法
   ３−１−２−２　強磁性トンネル接合の電流電圧特性の測定
   ３−１−２−３　TMR素子の高速スイッチング特性の測定
   ３−１−２−４　微小強磁性体トンネル接合のMR比測定技術
 
  ３−１−３　界面評価技術
   ３−１−３−１　一方向異方性の基板クリーニング効果
   ３−１−３−２　スピンポンプ現象の測定
   ３−１−３−３　時間分解カー効果を用いた界面評価
   ３−１−３−４　伝導性原子力間顕微鏡
   ３−１−３−５　非弾性電子トンネル分光法（IETS）
   ３−１−３−６　非弾性電子トンネル分光法（IETS）の原理
   ３−１−３−７　非弾性電子トンネル分光法（IETS）の測定回路
   ３−１−３−８　放射光円二色性光電子顕微鏡による磁区評価
   ３−１−３−９　トンネル磁気接合界面の評価方法
   ３−１−３−１０　コンタクトAFMによるMTJの局所電流分布の熱処理効果
 
４　TMR素子の展開および将来技術
 ４−１　応用分野
   ４−１−１　MRAMのターゲット
   ４−１−２　複合ホール効果素子
   ４−１−３　スピンエレクトロニクス用3端子素子
   ４−１−４　強磁性多重トンネル接合単電子トランジスタ
   ４−１−５　TMR素子の展開（量子井戸効果）
   ４−１−６　磁性グラニュラー薄膜を用いたスピン依存単電子トンネル素子
   ４−１−７　TMR素子を用いた機能パスゲート回路
   ４−１−８　TMR素子の展開（量子振動）
   ４−１−９　TMR素子で構成した相補型ロジックインメモリ回路
   ４−１−１０　FPGA用プログラム可能論理関数
   ４−１−１１　FPLD用TMR素子電圧センス構造
   ４−１−１２　ロジック･イン･メモリ回路
   ４−１−１３　磁気抵抗素子による再構成可能論理回路
   ４−１−１４　ロードにスピンMOSFETを用いた再構成可能NAND/NORゲート
   ４−１−１５　全対称ブール関数を実現する再構成可能論理ゲート
   ４−１−１６　DSPでの搭載メモリ置き換え
   ４−１−１７　SDTスタティックRAM
 
 ４−２　スピンメモリ
   ４−２−１　原子間力顕微鏡技術を用いて作製した平面型トンネル接合素子
   ４−２−２　スピン依存単電子トンネリングデバイス：量子井戸変調素子
   ４−２−３　スピン依存単電子トンネル･トランジスタ
   ４−２−４　ソースとドレインにショットキー接合を用いたスピンMOSFET
   ４−２−５　スピンMOSFETを用いた不揮発性メモリセル

MRAM Glosarry


［更新日　2005.3.25］
ページの先頭へ
HOME > 資料室（その他参考情報） > 標準技術集 > MRAM・スピンメモリ技術