

平成30年度弁理士試験論文式筆記試験問題

[回路理論]

1 理想的な抵抗（抵抗値 R_1 、 R_2 、 R_3 、 R_4 、 R_5 、 R_6 、 R_x ）、電圧源、電流計で構成された回路に関する以下の問いに答えよ。

【40点】

- (1) 図1(a)に示すブリッジ回路において電流計 A に電流が流れないとき、 R_x を R_1 、 R_2 、 R_3 を用いて表せ。
- (2) 図1(b)に示す抵抗回路網を、図1(c)に示す等価な抵抗回路網に置き換えたい。このとき抵抗 R_a 、 R_b 、 R_c のそれぞれを R_4 、 R_5 、 R_6 を用いて表せ。ここで a、b、c の三端子のうち任意の二端子間の合成抵抗が、残りの一端子が開放であるとき、図1(b)と図1(c)で等しくなることを用いてよい。
- (3) 図1(d)に示すブリッジ回路において電流計 A に電流が流れないとき、 R_x を R_1 、 R_2 、 R_3 、 R_4 、 R_5 、 R_6 を用いて表せ。
- (4) 図1(d)において R_5 の値を変えても電流計 A に電流は流れなかった。このとき(3)の結果を用いて R_1 、 R_2 、 R_4 、 R_6 の間に成り立つ関係式を表せ。




図1(a)




図1(b)




図1(c)




図1(d)

2 理想的なオペアンプ、抵抗（抵抗値 R 、 R_F ）、キャパシタ（キャパシタンス C ）で構成された回路に関する以下の問いに答えよ。

【30点】

- (1) 図 2 (a) に示す回路において入力電圧と出力電圧の間の伝達関数を求めよ。
- (2) 図 2 (a) の回路において時刻 $t=0$ では入力電圧 V_{in} 、出力電圧 V_{out} はともにゼロであるとする。時刻 $t=0$ から一定の入力電圧 $V_{in} = V_0$ を印加したとき、出力電圧 V_{out} を時刻 t の関数として表せ。
- (3) 図 2 (b) の回路において入力電圧と出力電圧の間の伝達関数を求めよ。
- (4) 図 2 (b) の回路において時刻 $t=0$ では入力電圧 V_{in} 、出力電圧 V_{out} はともにゼロであるとする。時刻 $t=0$ から一定の入力電圧 $V_{in} = V_0$ を印加したとき、出力電圧 V_{out} を時刻 t の関数として表せ。
- (5) 図 2 (a) と図 2 (b) の回路において、 $R = 10 \text{ k}\Omega$ 、 $C = 10 \text{ nF}$ 、 $R_F = 1 \text{ M}\Omega$ とし、時刻 $t=0$ では入力電圧 V_{in} 、出力電圧 V_{out} ともにゼロであるとする。時刻 $t=0$ で $V_{in} = 1 \text{ V}$ の電圧を印加してから 1 ms 後の出力電圧 V_{out} の値を図 2 (a) と図 2 (b) のそれぞれの回路について求めよ。ただし、必要であれば、 $e^{-x} \approx 1 - x + \frac{1}{2}x^2$ ($|x| \ll 1$) の関係式を用いてよい。




図 2 (a)




図 2 (b)

3 理想的な論理ゲートで構成される組合せ回路および順序回路に関する以下の問いに答えよ。

【30点】

2値の入力論理変数 X 、 Y 、 Z の中で1が二つ以上あったときに出力論理変数 $MAJOR$ の値が1になり、一つ以下であったときに $MAJOR$ の値が0になる多数決論理を考える。

- (1) X 、 Y 、 Z 、 $MAJOR$ の間の関係を表す真理値表を記せ。
- (2) (1)で作成した真理値表に基づき、多数決論理を実装する組合せ論理回路を論理ゲートを用いて記せ。

クロック信号に同期して2値のランダムな値が一つずつ入力される論理回路があり、パターン「110」が検出されたときにだけ1を出力しそれ以外では0を出力する順序回路を構成したい。

- (3) 現在の状態変数を S_1 、 S_0 、次のクロック信号で遷移する次状態の状態変数を S_1^+ 、 S_0^+ 、入力論理変数を I 、出力論理変数を O とする。このとき S_1 、 S_0 、 I 、 S_1^+ 、 S_0^+ 、 O の間の関係を表す状態遷移表(表1)の空欄を埋め、完成させた表を記せ。ただし、状態は表2に示すように割り当てることとする。初期状態は(0,0)とする。表1中の×は Don't care を表す。
- (4) (3)で作成した状態遷移表に基づき、「110」パターン検出を実装する論理回路を論理ゲートおよび D フリップフロップ回路を用いて記せ。ただし D フリップフロップ回路は図3に示すように、入力に D 、出力に Q 、 \bar{Q} 、クロック信号入力に CLK という端子を持つものとする。また、現在の状態変数と次のクロック信号で遷移する次状態の状態変数を、それぞれ、D フリップフロップ回路の出力信号及び入力信号に対応させて考える。論理回路は必ず初期状態(0,0)から始まるものとせよ。

(次頁へ続く)

現状態		入力	次状態		出力
S_1	S_0	I	S_1^+	S_0^+	O
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0	×	×	×
1	0	1	×	×	×
1	1	0			
1	1	1			

表 1

(S_1, S_0)	状態
(0, 0)	0 が二回続けて入力された、または、 1 に続けて 0 が入力された状態
(0, 1)	0 に続いて 1 が一回入力された状態
(1, 0)	割り当てなし (Don't care としてよい)
(1, 1)	1 が二回続けて入力された状態

表 2




図 3