

SOI (Silicon On Insulator) 技術に関する特許出願技術動向調査報告

平成15年4月24日

特許庁総務部技術調査課

第1章 SOI 技術の概略

第1節 SOI 技術とは


SOI 技術というコンセプトはSiO₂のような絶縁基板上にSi結晶を形成したSOI基板に関する技術として従来から知られており、半導体基板に対する一要素技術である。

一方、SOI 技術を導入することで、デバイス特性、プロセス技術、実装技術、設計技術に対し、広範な影響を与える基礎的技術でもある。

そこで、SOI 技術は、従来から、素子を形成するシリコン層が10μm~100μm程度の厚膜SOI基板は、デバイスに対する耐熱性及び放射線耐性等の付与を目的に、アナログデバイス、フォトダイオードアレイ、高速バイポーラIC(Integrated Circuit)や車載用IC等に適用されていた。一方、シリコン層が1μm程度以下の薄膜SOI基板は、耐放射線用SRAM(Static Random Access Memory)等へわずかに適用されているにすぎなかったが、最近では、デバイスの高速化及び低消費電力を目的に一部のハイエンド・サーバ及び時計に適用され、今後他の分野、例えば民生用(情報機器、家電製品、無線(RF)機器、自動車)の各分野への適用が期待されている。

従って、シリコン基板との対比においては、生産枚数が少ないものの、年毎にSOI基板への需要は高まり、厚膜SOI基板、薄膜SOI基板ともにその需要は増加している。

要約1-1図 SOI 技術開発の経過と応用製品の推移



第2節 SOI 技術の特徴


SOI 技術の特徴をとらえるにあたり、SOI 基板製造企業の立場、SOI 基板を用いて、デバイスを製造する SOI デバイス企業の立場、SOI デバイスを適用する応用製品を製造する応用製品企業の立場を考慮する必要がある。

SOI 基板製造企業にとっては、SOI 技術は、SOI 基板構造を特徴とし、いかに安価に品質のよい SOI 基板を製造するかが、競争のポイントである。

また、SOI デバイス企業にとっては、SOI 技術は、通常シリコン基板上のデバイスに比較し、デバイス特性への付加価値及びデバイス製造からなるコストパフォーマンスに改革をもたらすことを特徴とする。従って、応用製品からの要求に対し、素子を形成するシリコン層及び絶縁層の厚さを選択し、デバイスにどのような付加価値（例えば低消費電力、高速化、高耐圧等）を付与するかが、SOI デバイス企業にとって、競争のポイントである。

さらに、応用製品企業にとっては、SOI 技術は製品性能に改革（例えば、製品の小型化、低消費電力、高機能）をもたらすことを特徴とし、需要者からの要求に対し、いかに所望の性能をもたらす SOI デバイスを選択するかが、競争ポイントである。

要約 1 - 2 図 SOI 技術と産業分野の競争ポイント



第3節 応用製品のニーズから抽出した競争ポイント

SOI 技術が適用される応用機器としては PC 関連機器、車載機器、携帯機器などがある。これらのニーズの特徴と対応する SOI の競争ポイントの関係を以下に示した。

サーバー、PC 機器では、高速化、スイッチング特性の向上と、低消費電力、低発熱が求められる。また携帯機器では、低消費電力と低発熱および低電圧動作が要求される。車載機器では制御系では高性能化と耐熱性、耐電圧が要求され、情報系では低消費電力、低発熱が競争ポイントになる。

要約 1 - 3 表 応用製品のニーズから抽出した競争ポイント

適用製品	適用製品のニーズの特徴	SOI 適用 LSI	対応する SOI の競争ポイント
サーバ	企業向けのハイエンド・サーバでは、大量のデータを扱う電子商取引用途やウェブサーバ、などで、高速処理のニーズが今後とも高い。	CPU	高速化/スイッチング特性向上 SOI により CPU 速度を 20~30% 高速化できるとされる。
	運用コスト、環境対策、空調対策などの観点から、低消費電力需要がある。	CPU	低消費電力 SOI の利用により同じクロック数ならば消費電力を低減できる。
	ブレードサーバに代表される、並列化型へ要求があり、実装密度の高さなどが要求される。	CPU	低発熱性 製品の小型化
	サーバは連続稼働、高信頼性という特徴があり、PC 用途よりも耐熱、信頼性への要求が大きい。	CPU	耐熱性 ソフトウェア・エラー耐性(耐放射線(宇宙線))
	CPU 高性能化への投資が重くなるにもかかわらず、サーバの出荷台数が少ないため、CPU の単価が高くなる。	CPU	プロセス互換性/低コスト PD 型 SOI は、従来型のプロセス技術からの移行性が比較的容易であり、微細化と同じような効果を得られ、かつ単価の上昇は、ウェハの比重が大きい。したがって、少量生産品で、一世代微細化を進めるよりも、条件によっては、設備投資負担が少なくでき、CPU の性能あたりの単価を下げるができる。
ノート PC	バッテリーの動作時間を伸ばすための省電力型 CPU の開発が行われている。現在、Intel などの CPU メーカーは、通常 CPU の選別品を用いて行っている。また、専用の CPU の開発も進んでいる。	CPU	低消費電力/低電圧 SOI は低電圧で高速のクロック動作が可能のため電力消費を抑えることができる。
	小型化、薄型化などの省スペース型の開発が行われている。また、持ち運べるのが大きな特徴であり、軽量化の要求がある	CPU	低消費電力/製品の小型化 2 次電池を小型化できる、AC アダプタなども小型化 低発熱/製品の小型化/低コスト 筐体の小型化、冷却装置を小型化、ファンレス化できるので、軽量化可能
	本体と、人間の距離が小さく、じかにふれている場合もあり、低発熱であることが求められる。	CPU	低発熱
	本体と、人間の距離が小さく、冷却装置(FAN)が高回転型になるため、静音化の要求がある。	CPU	低発熱 冷却装置の騒音を縮小、消音することが可能。
	屋外での利用を想定する必要があるため、耐熱性の高さが求められる。	CPU	低発熱 耐熱性
デスクトップ PC	PC の性能向上に伴い、従来の WS 等に使用されていた分野で高性能化が求められている。たとえば、ゲーム、映画などの画像編集、CG 用途、CAD(??)などで大きい。(一方で、企業用パソコンでは、高性能化ニーズは減少している。)	CPU	高速化
	企業用デスクトップ PC は、使用頻度が高く、冷暖房費削減、運用コスト削減、環境コスト削減等の省電力化を求める。	CPU	低消費電力 低発熱
	企業用デスクトップ PC は Office の使用効率を上げるために、省スペース化を求める。		
	家庭用デスクトップ PC は、家庭内での使用を考慮し、低騒音(夜間など)が求められる。	CPU	低発熱
腕時計	腕時計では、太陽電池発電や自家発電機能内臓のものが登場している。しかし、一方では電波時計にみられる新機能の追加も行われている。(電波時計では長波標準電波(40KHz)の受信回路で消費電力が大きくなる。)このため、低電圧駆動、低消費電力化のニーズがある。	CPU	低消費電力/低電圧/高機能化 腕時計の場合消費電力が 1/4 になったとされる。(なお下記の小型化のニーズに関連し、低消費電力のため二次電池を小型化できるメリットもある。)
	腕時計の競争ポイントの一つに、デザインが上げられる。デザインの自由度は、機能部分の実装面積が少なければ、自由度があがるため有利である。したがって、省スペース化のニーズは大きい。		実装面積(ダイ)の縮小/ 製品の小型化 低消費電力 2 次電池を小型化できる 低発熱 個々の部品の距離を狭く取れる。

携帯情報端末	PDAは急速に、小型のPC端末機能を備えつつあり、高性能競争化が進展している。なお、使用用途に直結したCPUが求められつつある。ただし、装置端末の価格が安価であるので、CPUの価格も低価格でなければならない。	CPU	高性能化/閾値制御等による高機能化 低コスト
	PDAはモバイル用途に使用されるため、長時間駆動で、小型軽量が求められる。	CPU DRAM	低消費電力/製品の小型化/低電圧 冷却用部品の削減、(現在までにFAN利用型はほとんどない。) 低発熱
	PDAは、人間と密着する傾向が強いため、発熱には強い削減要求がある	CPU	低発熱
	PDAはモバイル用途での使用が大きいため、防塵対策が求められる。	CPU	低発熱 空冷型の部品を使用しない、密閉性の高さが要求される。
携帯電話	携帯電話は、通常の電話処理に加え、JAVAアプリケーションや、モバイルカメラ、音楽再生、GPS、インターネット接続、メール機能など、高度な処理能力を要求される音楽、画像処理や、ネットワーク接続機能を求められている。加えて出荷数も多く、安定供給されなければならない。ビジネスモデル上、コスト以下で販売可能。	アプリケーション CPU(DSP)、ベースバンドチップ	高性能化/高機能化/低コスト (なお、現在では、従来型のベースバンドチップですべてを処理する方式以外に、アプリケーション用途と電話処理用途で、処理CPUを分けるやり方があり、有望になりつつある。)
	携帯電話は、小型化、長時間駆動が強く求められる。	送受信部 表示部	低発熱 実装密度削減/製品の小型化 低消費電力/低電圧 消費電力が少ないので、長時間駆動が可能。 2次電池を小型化すれば、携帯電話を小型化できる。
	PDAは、人間と密着する傾向が強いため、発熱には強い削減要求がある	CPU RF用IC	低発熱
	PDAはモバイル用途での使用が大きいため、防塵対策が求められる。	CPU RF用IC	低発熱 空冷型の部品を使用しない、密閉性の高さが要求される。
	第3世代携帯電話では、高周波数で、広帯域の送受信能力が要求される。	RF用IC	RF特性(高周波数、広帯域) 低消費電力を維持しつつ、高周波数、広帯域での送受信が必要であるため、SOIのRF特性の良さが有利になる。
	自動車 - 制御系	自動車の電子化の進展(エンジンや、ブレーキなど)や、電気動力の直接の使用(ハイブリッド、燃料電池)に伴い、制御、通信用ECUの高性能化が求められる。	ECU
事故に直結するため、屋外の使用で、劣悪な環境であるにもかかわらず、高信頼性を強く求められる。		ECU	耐熱性 耐電圧 (電圧変動が大きい)
自動車の42V化や、電気動力の直接の使用に伴い、高電圧で稼働可能なドライバICが求められる。		ドライバIC	耐電圧
電子部品や配線の実装密度の向上に伴い、低発熱性が強く求められる。		ECU, ドライバIC	低発熱性
燃費向上のため、省電力性が求められる。 自動車にはエアバッグのアクチュエータなどに加速度センサが使用されており、高い感度が求められている。また、タイヤ空気圧のセンサには高温耐性が求められる。		CPU 加速度センサ 圧力センサ	消費電力 高感度 SOI基板を用いることで高感度のセンサが実現できる。 高温耐性
自動車 - 情報系	カーナビゲーションを初めとして、無線通信などによるネットワークアクセス、運転アシスト機能など、今後さまざまな高機能化の進展が予想される。こうした情報系システム用に高性能処理システムが求められている。	CPU, ECU	高性能化/高機能化/製品の小型化
	携帯電話や、無線LANなどの室内での使用が増える予想される。たとえば、ハンズフリーなどの安全対策が求められている。特に、緊急時の通報システムの場合は、できるだけ低電圧で駆動することが求められる。	CPU RF-IC	RF特性/高周波数 低消費電力/低電圧
	車載の情報系システムであっても、燃費向上のため、省電力性が求められる。	CPU	低消費電力
	電子機器の実装密度の向上に伴い、低発熱性が求められる。特に、車内でも劣悪な環境になる場合がある。	CPU	低消費電力 低発熱
	車内の大きな電圧変動に対して対応できる必要がある。	CPU	耐電圧(下限値も重要であることに注意)


第2章 SOI 関連製品と応用製品の市場動向

注目した応用製品および、SOI 基板の市場動向について述べる。

第1節 応用製品の市場動向

SOI 技術の適用が予想される民生機器の中から PC 関連機器、車載機器、デジタルセルラ関係の5品目の生産高予測値を要約2-1図に示す。この値にSOI 化の比率を掛け合わせたものがSOI 基板の市場である。


要約2-1図 主要な民生機器（5品目）の世界生産高予測



資料：「世界の電子機器と半導体産業の中長期展望 2002」（社団法人電子情報技術産業協会）

要約2-2図に主要PC-CPU各社のSOI採用動向とCPUの市場予測を示す。各社間で採用時期に差は見られるが、SOI製品が出揃うものと思われる。

要約2-2図 PC-CPUへのSOIの採用動向とCPU市場予測



資料： 各社ロードマップ及び「世界の電子機器と半導体産業の中長期展望 2002」（社団法人電子情報技術産業協会）

第2節 SOI 基板の市場動向

SOI 基板の需要は応用製品の増加と拡大に対応して急速に増加するものと考えられている。市場規模は現在も増加傾向にあるが、2003年頃から急増し、年率100%を超える増加率での拡大が予測されている。

SOI 基板の需要動向は薄膜領域では要求品質を満たすことができるか、民生品市場では基板価格の引下げ要求に対応できるかに大きく依存している。生産技術の向上と、需要が増加し生産量が増加すればコストは低減するという面の相乗効果が期待される。

第3章 研究開発動向

第1節 研究開発リーダーとビジネスリーダー

1. 研究開発リーダー

論文・文献の発表件数は、国別では上位40位中日本が10社(校)を占め米国17社に次いで多い。日本はNTTおよび大手半導体企業が上位にある。大学では米国が9校あり他地域に比べ多く、多数のベンチャー企業を輩出し、基盤技術の提供に貢献している。欧州ではフランスの公的機関が多数の発表を行っている。

要約3-1表 論文・文献発表件数の上位40位(発表年1991-2002年)

順位	名称	国籍	論文数	順位	名称	国籍	論文数
1	IBM corp.	USA	156	23	Univ. of Southampton	UK	21
2	Univ. of California	USA	116	24	Seoul Nat. Univ.	Korea	20
3	NTT	Japan	75	25	Arizona State Univ.	USA	19
4	Toshiba corp.	Japan	63		Fraunhofer ISIT	Germany	19
5	CEA,CEA-LETI	France	55		Purdue Univ.	USA	19
6	Motorola Inc.	USA	52	28	Samsung Electron. Co. Ltd.	Korea	18
7	Mitsubishi ele. Corp.(Mitsubishi mat. Corp.含む)	Japan	51		Inst. Of Semicond. Phys.	Russia/Uk lina	18
8	ENSERG	France	49	30	Univ. of Cambridge	UK	17
	MIT(Cambridge, Lincoln Lab.含む)	USA	49	31	Infineon tech. AG(Siemens Corp含む)	Germany	15
10	Univ. Catholique de Louvain	Belgium	44	32	Peregrine Semicond.	USA	13
11	Hitachi Ltd.	Japan	43		Tohoku Univ.	Japan	13
12	Texas Instrum.	USA	37	34	Univ. of Tokyo	Japan	12
13	Univ. of Hong Kong	Hong Kong	36		Duke Univ.	USA	12
14	Ibis tech. Corp.	USA	33		Univ. of Illinois	USA	12
	NEC corp.	Japan	33	37	Intel corp.	USA	11
16	CNRS	France	30		LPCS	France	11
	Univ. of Florida	USA	30		Thomson corp.	USA	11
17	IMEC	Belgium	27	40	Analog Devices Inc.	Ireland	10
	Philips ele. N.V.	Netherlands	27		Hyundai Electron. Ind. Co. Ltd.	Korea	10
19	Fujitsu	Japan	26		Katholieke Univ.	Belgium	10
20	George Mason Univ.	USA	24		Nippon Steel Corp.	Japan	10
21	Honeywell Inter. Inc.	USA	23		Sharp Corp.	Japan	10
	Stanford Univ.	USA	23				

INSPECを用いて抽出

2. ビジネスリーダー

応用製品、デバイス、基板で製品発売を表明している企業をビジネスリーダーとした。

要約3-2表 応用製品のビジネスリーダー

企業名	応用製品
IBM	サーバ
カシオ	腕時計
Apple Computer	パソコン

各社プレスリリース、報道情報に基づいて作成

要約 3 - 3 表 SOI デバイス分野のビジネスリーダー

	競争ポイント	企業名	応用用途
薄膜分野	高性能化	IBM	サーバ用 CPU
	低消費電力化	沖電気	時計用低消費電力 LSI
	RF 特性	三菱電機 Philips	光通信用 LSI 車内ネットワーク
	増幅能力	Philips	オーディオ等の増幅回路
	感度	三菱電機	CMOS イメージセンサ
	ディスプレイ制御	Kopin 富士通	小型高精細液晶用途 PDP 電極制御回路
	SoC	東芝	ゲーム機用チップ (開発中)
厚膜分野	パワー / 高耐圧デバイス	東芝 日立 Philips	産業用高耐圧 IC 家電・自動車用高耐圧 IC など 自動車用高耐圧デバイス IC など
	耐放射線デバイス	Honeywell	宇宙用デバイス

各社プレスリリース、報道情報に基づいて作成

要約 3 - 4 表 SOI 基板分野のビジネスリーダー


	企業名	量産化時期	生産規模
貼り合わせ型	キヤノン	2000 年 (ELTRAN)	月産 1 万枚 300mm ウェーハ年産 8 万枚 (2003 年予定)
	信越半導体	1996 年より以前 (厚膜 SOI)	厚膜 SOI を自社生産, 6 インチ月産 4-5 万枚 (1997 年) 薄膜 SOI は Soitec と提携
	三菱住友シリコン	1995 年 (厚膜 SOI, 旧住友シリコン)	月産 2,000 枚 (1995 年)
	Soitec	1998 年 (薄膜 SOI)	100mm-200mm ウェーハ年産 80 万枚 (2002/01) 300mm ウェーハ生産開始 年産 100 万枚体制 (2003 年予定)
SIMOX	三菱住友シリコン	2001 年 (旧三菱マテリアシリコン)	200mm ウェーハ月産 2,000 枚 (2001 年) (サンプル出荷)
	Ibis Technology	不明	ウェーハ製品の売上で 539 万ドル (2001 年)
	Wackwer NSCE	2001 年 11 月	200mm ウェーハ換算で月産 2000 枚

各社プレスリリース、報道情報に基づいて作成

3. 企業間の提携関係のまとめ

研究機関、先行企業から企業への技術移転が盛んに行われてきた。また、SOI 基板企業間の提携が一通り行われ、2001 年以降は SOI 応用製品の開発を目的とした応用産業・半導体製造業との提携や、半導体製造業と SOI 基板企業との間の提携が見られるようになってきている。

要約 3 - 5 図 SOI に関連する技術供与・提携関係



各社プレスリリース、報道情報に基づいて作成

注：線で結んだものは、提携関係があることを示す。そのうち矢印で結んだものについては、SOI 技術の供与関係を示す。「三菱住友」は三菱住友シリコン、「NTT-AT」は NTT アドバンステクノロジー、「Samsung」は Samsung Electronic、「コマツ」はコマツ電子金属、「エプソン」はセイコーエプソンを示す。

第2節 各国の産業政策

各国の産業活性化の政策と現状、および日本の半導体・SOI に関連するプロジェクトの状況について以下に述べる。

1. 日本

経済産業省は「競争力強化戦略」を平成 15 年度の重点施策として取りあげ、1. 産業競争力の強化、2. 環境・エネルギー問題への対応、3. 上質の公的サービスの実現を目標に掲げている。産業競争力の強化では特に競争力のある企業の創出と、新市場の創出を目指すイノベーションを支援するために、予算処置と金融税制面等の改正を検討している。研究開発と販路開拓を支援することで、スピンオフ企業の支援、大学発ベンチャー1000 社計画の推進を図る。さらに並行して知的財産立国の実現を目指し、1. 知的財産保護の充実・強化、2. 知的財産の創出・活用の促進等の施策を行うとしている。

要約3 - 6表に半導体関連の主要プロジェクトを示す。AIST において産学官共同で NEDO 委託開発費による次世代半導体材料・プロセス基盤技術プロジェクト（半導体 MIRAI プロジェクト）が 2001 年から 7 年計画で 65 ~ 45nm をターゲットにスタートしている。さらに引き続き HALCA プロジェクトを推進している。また、FED ではさらに HALCA の先の 10nmCMOS 時代のシリコン共同開発に関する検討を始めていて、市場・ビジネスを踏まえた応用製品の目標を明確にし、関連する要素技術を産学官共同で開発し、さらにこのように先端的な分野では大学が主導するプロジェクトにすべきであるとして活動を始めている。

SOI 技術開発については、NEDO の省エネルギー技術関連事業の一として、「極低電力情報端末 LSI の研究開発」がある。産学官共同で FD-SOI 技術を用いた情報端末の開発がスタートしている。従来米国を中心として高速信号処理のために PD 型の応用が進んできたが、低電圧動作、低消費電力性能に優れた FD-CMOS 型を用いて日本企業が得意とする分野を開拓すべく研究開発を行っている。参加企業がそのまま事業化できる形での開発を行っていることに特徴があり、参加企業の応用製品実用化に結びついている。

要約 3 - 6 表 半導体関連の研究開発プロジェクト

活動名	支援母体	推進体制	研究テーマ	期間
極低電力情報端末用 LSI の研究開発	NEDO	NEDO 省エネルギー技術開発室 参加企業	0.5V で 100MHz の動作可能な FD 型 SOI デバイス実現に必要なデバイス・プロセス、回路設計技術開発と試作。	1998-2002
あすかプロジェクト	民間企業主体	STARC Selete 参加企業	設計技術開発：STARC デバイス・プロセス開発：Selete	2000-2005
MIRAI プロジェクト	NEDO 委託開発費	AIST, ASET, 参加企業	65 ~ 45nm 世代で必要となる材料・プロセス・デバイス・回路技術の開発	2001-2003 2004-2007
HALCA プロジェクト	NEDO 課題設定型産業技術開発助成金	ASET 参加企業	短期間・少量生産時に対応できる低コスト、高効率の半導体製造ライン技術を開発する。	2001-2003
ASPLA (株)	民間企業出資	ASPLA AIST STARC	90nm 世代の SoC の設計・製造技術の標準化されたプラットフォームを構築する。	2002-2004-
スーパークリーンルーム	AIST	AIST	あすか、MIRAI、HALCA プロジェクトを実行	2002.3 竣工
10nmCMOS デバイス基盤技術プロジェクト	FED サロンでのプロジェクト提案	大学主導の産学官連携	7代 10nm 時代のアプリケーションオリエンテッドなデバイス開発。	2010 に実用化を目指す

各組織のホームページの情報に基づいて作成

注：AIST 独立行政法人 産業技術総合研究所
ASET: 技術研究組合 超先端電子技術開発機構
ASPLA: 株式会社 先端 SoC 基礎技術開発
FED: 財団法人 新機能素子研究開発協会

NEDO: 特殊法人 新エネルギー・産業技術総合開発機構
Selete: 株式会社 半導体先端テクノロジーズ
STARC: 株式会社 半導体理工学研究センター

ベンチャー企業について、AIST では 2002 年に「ベンチャー開発戦略研究センター」を設立し、大学・公的研究機関が生み出すシーズの摘出、市場・顧客調査・事業計画・経営戦略策定、ビジネスモデルの策定などのベンチャー企業創出に必要なシステムを研究する。さらにこれを実際に実践しベンチャー企業を創業する技術開発チームの編成も計画している。

要約 3 - 7 表 ベンチャー企業創設活動

活動名	推進母体	活動内容	備考
ベンチャー開発戦略研究センター	AIST	技術オリエンテッドなベンチャーを創設するために必要なシステムを研究し実施する。 大学、公的機関、企業のシーズと市場を結びつけるビジネスモデル、経営戦略策定と支援方法。	2002.10 設立
ベンチャー支援任用制度	AIST	インキュベーションの場の提供。 大学、民間企業研究者に AIST 職員として任用し、AIST の施設を利用し、職員と連携しベンチャーを創設する。	2002.3 創設
日本半導体ベンチャー協会	半導体ベンチャー企業のネットワーク組織	投資家、金融機関に対するコンファレンス開催 会員ベンチャー企業の技術の紹介 特許登録 M ベンチャー運営の勉強会 これから起業する人向けの育成セミナーなど	2000.10 設立

各組織のホームページの情報に基づいて作成

2．米国

米国の政府 R&D 予算の中で、国防予算が約半分を占め、非国防予算では NASA¹, DOE², NSF³を併せて約 4 分の 1 を占めている。各研究機関は開発助成プログラムを持ち、広く産学から先端的な研究開発計画を募集し助成金を授けている。各研究機関の開発成果は特許をライセンスし、技術移転して米国産業の育成に効果を上げている。また、米国の研究機関では、NSF が科学、工学における研究・教育を推進するという広範な役割を担っており、大学の研究には MARCO⁴が大きな影響を与えていると推定される。SOI 技術では Univ.of California が IBM に設計モデルを提供するなど基盤技術の提供役を果たしている。

3．EU

各国の産業政策のほか、EU が域内を統合した産業発展と雇用創出、イノベーション促進を目的に Framework Program を策定し、2002 年には PF6 が 5 年計画でスタートしている。情報化社会技術、ナノテクノロジー、航空宇宙、等重点 7 分野に予算が配分されている。予算は産学官からテーマに応じたプロジェクトを公募し審査のうえ補助金が授与される。

4．フランス

国立の研究機関である CEA-LETI⁵は SOI 基板製造ベンチャーの Soitec を生むなど、従来からスピンオフ企業支援を活発に行ってきた。このたび科学技術関係閣僚委員会による科学技術の基本方針を決定し、この方針にリンクして、産学官マイクロ・ナノテクノロジー・イノベーションプロジェクト(MINATEC)が、グルノーブルに位置する CNRS⁶, CEA-LETI, INPG⁷, AEPI⁸などの機関が中心になり、産学官国際研究拠点を構築するプログラムがスタートしている。

5．その他

ベルギーでは IMEC(Inter-University Micro-Electronics Center)が知られている。

1984 年に政府、大学、起業が協力して設立したマイクロエレクトロニクスでは欧州最大の独立の研究機関。ワールドワイドな共同研究を行い、技術移転の指導を行い、これまでにスピンオフして出来た企業は 19 社におよんでいる。

¹ NASA:National Aeronautics and Space Administration

² DOE:Department of Energy

³ NSF: National Science Foundation

⁴ MARCO:Microelectronics Advanced Rresearch Corporation

⁵ CEA-LETI: Commissariat a l'Energie Atomique-Laboratoire d'Electronique, de Technologie de l' Information

⁶ CNRS: Centre National de la Recherche Scientifique

⁷ INPG: l'Institut National Polytechnique de Grenoble


⁸ AEPI: Agense d'Etudes et Promottion de l'Isele

第3節 研究論文と特許の比較

1. 研究論文と特許出願構造の比較


件数の推移では、要約3-8図に見るように基板技術に関する論文は新規な製造法が提唱された1995-1997年にピークを示している。特許では少し遅れて1997年に急増するがその後は減少し実用化に重点が移ったものと思われる。一方、SOIデバイス/応用関連の論文は、1995-1997年頃に増加し最近でも維持されこの応用面での研究開発が活発であることを示している。特許も1997年に急増し、その後も基板技術に比べて高い値を維持している。⁹

要約3-8図 基板技術とデバイス/応用の米国登録特許と世界の論文数の推移(1992-2001年)



要約3-9図に見るように研究論文の技術区分分布では、デバイス全体構造、設計対象の比率が、出願特許に比較して多いが、SOI基板製造装置及びデバイス構造細部では特許の方が比率が高くなっている。

要約3-9図 研究論文と特許出願構造の日本と米国の比較




2. 競争ポイントについて、論文発表と特許について比較

研究論文の競争ポイントに関する分布では、高速化及び低消費電力についてのカウント数が多いが、出願特許の競争ポイントに関する分布では、耐熱、量産性及び素子特性の付加価値に関するカウント数が多い。

⁹ なお、日本および欧州公開特許は公開まで18ヵ月を要するため2001年度の件数はわずかである。また、米国登録特許は審査後登録されるため、特に最近出願された分の登録件数は今後増加する可能性がある。

要約 3 - 10 図 研究論文と特許の競争ポイントの日本と米国の比較



第 4 章 SOI 技術特許出願動向


以下に日米欧 3 極間の特許出願動向と、各国特許の特許動向分析結果を述べる。特許の抽出方法は巻末の要約 4 - 28 表、要約 4 - 29 図に示す。

第 1 節 全体動向分析

1 . 三極間の出願構造 (WPI による抽出)

三極間での SOI 技術関連の出願件数では日本出願人による出願件数が最も多い。米国登録特許で占める比率も高い。米国出願の全件数は日本出願の全件数の約半分である。欧州出願人の件数は少ないが、日本、米国への出願比率は高い。


要約 4 - 1 図 三極間の特許出願件数 (出願年 1992-2001) (WPI による抽出)



2 . 三極間の特許登録状況

登録件数では米国登録特許が最も多い。その中で日本出願人による取得件数が米国出願人に次いで多い。一方欧州出願人の取得件数は相対的に低くなっている。日本出願人は米国登録特許を多数保持している。なお、米国登録特許件数は分割、継続出願によって登録された特許の件数が加わるため出願件数よりも多くなっている。

要約 4 - 2 図 三極間の特許登録件数（出願年 1992-2001）（WPI による抽出）




3 . 三極出願人別の出願件数推移

日本出願人の件数は減少傾向にあり米国出願人が増加している。

なお抽出時期と未公開期間の関係で 2001 年の件数は少なくなっている。


要約 4 - 3 図 三極出願人別の特許出願件数推移（出願年 1992-2001）（WPI による抽出）




4 . 日米欧の出願件数推移の比較（PATOLIS, CLAIMS/U.S.Patents,EUROPAT で抽出）

日本、米国、欧州各出願人別の件数の年度推移と構成比について述べる。日本公開特許件数は、日本出願人が大部分を占め、全般に横這い傾向にある。一方、米国登録特許は米国出願人が半数を占め、1997 年に急激な増加を見せ、米国出願人は 1998 年以降も件数を維持している。欧州公開特許は件数が少ないが、日本出願人の占める割合が高い。


要約 4 - 4 図 日本公開特許件数推移と構成比（出願年 1992-2001,2991 件）



要約 4 - 5 図 米国登録特許件数の推移と構成比（出願年 1992-2001, 1557 件）



要約 4 - 6 図 欧州公開特許件数の推移と構成比（出願年 1992-2001, 328 件）




第2節 要素技術分析

以下に、Patolis, CLAIMS/U.S.Patents,EUROPAT で抽出したデータを元に各要素技術における件数の年度推移と構成比について述べる。


1. 日米欧の技術区分全体の推移と構成比の比較

基板関連の技術は ELTRAN, UNIBOND 等が注目された 1997 年にピークを持つが、全般に減少傾向にある。一方、デバイス、設計関連の技術は増加傾向にあり、特に米国で 1997 年に急増を示して応用化開発が活発になったことを示している。日本特許は米国に少し遅れて 1998 年から増加している。欧州公開特許は 1998 年に基板関連技術のピークを示すが、デバイス関係では日本、米国に比べると顕著な変動は見られない。


要約 4 7 図 日本公開特許件数の技術区分推移と構成比(出願年 1992-2001, 6995 件)



要約 4 - 8 図 米国登録特許件数の技術区分別推移と構成比 (出願年 1992-2001, 4220 件)




要約 4 - 9 図 欧州公開特許件数の技術区分別推移と構成比 (出願年 1992-2001, 926 件)




2. 日米欧のデバイス技術出願推移の比較

デバイス技術の中で能動素子の比率では日米欧いずれも MOS が中心であるが、米国登録特許では 1996 年以降急増しているのに対して、日本特許では 1999 年以降急増して米国に比較して増加時期が遅れている。また、車載機器などに関連する高耐压の比率では日本と欧州公開特許が米国登録特許に比較して比率が高くなっている。


要約 4 - 10 図 日本公開特許件数の能動素子構造の推移と構成比(出願年 1992-2001, 1333 件)



要約 4 - 11 図 米国登録特許件数の能動素子構造の推移と構成比(出願年 1992-2001, 857 件)




要約 4 - 12 図 欧州公開特許件数の能動素子構造の推移と構成比(出願年 1992-2001, 174 件)




3. 日米欧のチャネル電位制御出願推移の比較

米国登録特許ではPD(部分空乏型)基板電位固定の比率が高く、高速化に対する取り組みは米国が先行していることを示している。日本特許では1996年から増加傾向にあるが米国と比較して増加時期が遅い。一方、日本特許はFD(完全空乏型)の比率が高く1998年から急増し低電圧、低消費電力用途の応用製品を意図した研究が進んでいることが伺える。米国登録特許では大きな変動は見られない。


要約4-13図 日本公開特許件数のチャネル電位制御の推移と構成比(出願年1992-2001,401件)



要約4-14図 米国登録特許件数のチャネル電位制御の推移と構成比(出願年1992-2001,345件)



要約4-15図 欧州公開特許件数のチャネル電位制御の推移と構成比(出願年1992-2001,36件)



第3節 出願人分析


以下に各国特許における件数の上位出願人とその出願構造、次いで大学と研究機関の出願傾向について述べる。

1. 日米欧の上位出願人と出願構造


要約4-16図に上位出願人の出願件数を示す。日本の主要出願人には主要な半導体企業、基板企業のほか車載機器、携帯機器などの応用製品企業が並んでいる。米国出願人ではIBMを筆頭に、米国中心に出願しているCPU・宇宙・軍需製品企業のほか、ベンチャー企業の名前が見える。また欧州出願人では主要半導体企業のほか研究機関であるCEA-LETIが多数出願している。

要約4-17図に上位出願人の技術区分から見た出願構造を示す技術分類の構成比を示す。基板企業は基板技術に特化し、応用機器中心の企業はデバイス、設計技術の比率が高い。日本の半導体企業はこの中間に属し、製品の発表をしている企業の方がデバイス技術、設計技術関連の比率が高くなっている。

要約4-16図 日本特許、米国公開特許、欧州公開特許の上位出願人(出願年1992-2001)



要約 4 - 17 図 日本、米国、欧州公開特許件数の上位出願人の出願構造 (出願年 1992-2001)




2. 日米欧の大学の出願の比較

日本の大学による出願は大学数が多いが各1件で際立った特徴はまだ現れていない。米国の大学ではカリフォルニア大の12件が突出している。欧州も大学の出願は少数である。

要約 4 - 18 表 日米欧の大学が出願人の件数

日本(TL0を含む) 9件	東京大 1、東北大 1、東京農工大 1、関西大 1、 関西TL0 1、立命館大 1 菅野 1、大見 2
米国 17件	Univ.of California12、North Carolina State University 2、Columbia University1、Duke University1、
欧州 2件	Univ of Ireland Cork IE 1、Istituto Guido Donegani SpA IT 1

要約 4 - 19 図 日米欧の大学が出願人の出願構造




3. 日米欧の公的機関の出願の比較

米国は軍関係機関の出願が多く、欧州ではCEA-LETIが多く集中的に研究開発が行われていることをうかがわせる。日本は分散している。技術区分から見た出願構造は基板技術の比率が高くなっている。

要約4-20表 日米欧の公的研究機関が出願人の件数

日本	12件	産業技術総合研究所4、科学技術振興事業団3、フラインセラミックスセンター2、日本原子力研究所1、地球環境産業技術研究機構1、日本学術振興会1、
米国	14件	U S of America Navy Secretary 13、Purdue Research Foundation 1、U S of America National Security Agency 1
欧州	24件	CEA-LETI 17、Fraunhofer 3、Consorzio per Ricerca Sulla Microelettr nel Mezzogiorno 2

要約4-21図 日米欧の公的機関が出願人の出願構造



4. 日米欧のベンチャー企業の出願の比較


米国の主要なベンチャー企業並び、自社の権利を取得しライセンスに用いている。Soitecは自身の特許は少なく、母体のCEA-LETIの特許に依存していることを示している。日本で主要な位置を占めるベンチャーは存在していない。

要約4-22表 日米欧のベンチャー企業が出願人の出願件数

出願人国	出願人	出願人概要	出願件数	出願分野
日本 4件	ケミトロニクス:(株)	1981.12、資本3000万円関係会社8社設立	1	基板製造装置
	イオン工学研究所:(株)	1988.11資本39億円、第三セクター	1	基板構造
	メガチップス:(株)	1990.4、資本48億、8割が任天堂向け。	2	デバイス、設計
米国 50件	Kopin Corp	1984.MITの研究者グループが設立	3	デバイス構造
	Si Bond LLC	1994.IBMとMEMCがSOIウエーハ開発で設立	5	基板作製法
	Elantec Semiconductor Inc	アナログICの設計製造	5	基板、デバイス
	Plasma-Therm Inc	RF Generators	1	基板製造装置
	Lovoltech Inc	1999.低電圧電源	2	設計技術
	Silicon Wave Inc	1997. Bluetooth radio modemを供給	4	設計技術
	Silicon Genesis Corp	1997.NanoCleave	24	基板作製法
	Ibis Technology Corp	1987.SIMOX	1	基板作製法
	Peregrine Semiconductor Corp	1990. high-speed mixed signal integrated circuits	8	設計、応用
欧州 2件	Soitec S A FR	1992.CEA-LETI開発技術をもとに設立	1	基板作製法
	ELMOS Semiconductor AG	1984.19MEURO,ASIC設計製造	1	設計技術

出典：出願人概要はWEB情報による

要約4-23図 日米欧のベンチャー企業が出願人の出願構造




第4節 重要特許と出願人の動向

米国登録特許において、特許の被引用回数(他の特許文献に引用された回数)が特許の重要度を示す客観的指標として用いられるが、ここでは被引用回数 20 以上の特許 84 件の他に、さらに重要特許の系列分析、訴訟事例等を参考に得られた 16 件を合わせた計 100 件を重要特許とした。要約 4 - 24 図、要約 4 - 25 図に重要特許の出願人国籍分布及び技術分野分布を、要約 4 - 26 表に出願人リストを示す。


重要特許の出願人国籍をみると、米国 66%に対し、日本 23%である。米国登録特許全体において米国 47%、日本 33%(要約 4 - 5 図)と日本が高い比率を有していることと同様、日本は一定の重要特許を有していることがうかがえる。一方、重要特許と米国登録特許全体との技術分野分布を比較すると、基板関連技術の比率が重要特許において多い。これは SOI 技術が基板技術を基礎としていることを反映しているものと考えられる。

要約 4 - 27 表に、SOI 技術の基本構成と動作に関する特許を挙げる。これら特許は既に権利期間を経過している。従って SOI 技術を用いてデバイスを作製することを妨げる特許は存在しないと考えられる。

要約 4 - 24 図 重要特許の出願人国籍分布



要約 4 - 25 図 重要特許の技術分野分布



要約 4 - 26 表 重要特許の出願人

出願人	国籍	件数	出願人	国籍	件数
IBM	US	20	コマツ電子金属/日本電信電話株式会社	JP	1
キヤノン	JP	8	沖電気	JP	1
University of California	US	6	Xilinx	US	1
Texas Instruments	US	6	United Technologies Corp	US	1
Harris Corp	US	6	Siemens AG	DE	1
三菱電機	JP	5	Purdue Research Foundation	US	1
Silicon Genesis	US	5	Plasma Sil, LLC	US	1
Micron Technology	US	5	North Carolina State University at Raleigh	US	1
Motorola	US	4	LETI	FR	1
Philips Electronics North America	US	3	Kopin Corp	US	1
TSMC	TW	2	Hughes Aircraft	US	1
Hynix	KR	2	Honeywell	US	1
シャープ	JP	2	Fraunhofer Gesell zur Forderung der Angewandten Forschung DE	DE	1
日本電信電話株式会社	JP	2	Duke University/MCNC	US	1
MEMC Electronic Materials, Inc.	US	2	CVC Inc	US	1
三菱マテリアル/ソニー	JP	1	Chartered Semiconductor Manufacturing Pte Ltd SG	SG	1
半導体エネルギー研究所	JP	1	Paul Rissman 他	US	1
東芝	JP	1	Donald M. Kenney;	US	1
ソニー	JP	1			

要約 4 - 27 表 SOI 技術の基本構成と動作に関する特許

公開/特許番号	公開日	出願日	出願人	概要
USP 3,623,218	1971.11.20	1969.01.16	Signetics Corporation	ポリシリコン積層-反転-研削方法の誘電体分離基板の作製法。
特開昭 55-65472	1980.05.16	1978.11.13	富士通株式会社	SOS のシリコン厚をゲート・ソース短絡時空乏層厚より薄くする。 完全空乏型 MOS-FET
特開昭 57-99777	1982.06.21	1980.12.12	東京芝浦電気株式会社	ボディ電位固定、部分空乏型 MOS-FET

第5章 課題と提言

以下に、SOI 技術に関する現状を技術面、市場面から分析した上で、注力すべき課題を浮き彫りにし、SOI 技術関係者の主体別にその課題解決に向けた提言を試みる。

第1節 SOI 技術の現状

基板技術の視点から、SOI 技術は半導体基板における一要素技術として位置付けられ、耐圧特性、耐熱性、放射線耐性に優れていることから、従来、宇宙産業等、一部の特殊用途向けデバイスとして実用化されていた。

一方、デバイス技術の視点から、SOI 技術は高速化及び低消費電力化に有利であることから、技術面における優位性について共通の認識が形成されていた。しかし、SOI 技術が基板コスト・製造コストともリファレンスとなるバルクシリコンに比べて不利であったため、汎用品への採用は見送られてきた。特に、バルクデバイスの微細化による高速化及び低消費電力化の継続的な技術革新は、SOI デバイスの採用時期を遅らせる、という消極的な決断に寄与する結果となった。ところが、近年、バルクデバイスの微細化に物理的な限界が見えはじめ、また、1998年にIBMが自社のハイエンド・サーバーにSOI デバイスを採用したのを契機に、米国ではサーバー企業・PC-CPU企業がSOI技術採用に追随した。その結果、SOI技術採用による高速化開発競争は、激しさを増し、有識者の間では、10年後に高速デバイスはすべてSOIデバイスに置き換わるというコンセンサスが形成されるに至っている。

日本企業のSOI技術に対する取り組みは、SOI技術に関する研究論文数（要約3-1表）特許出願件数（要約4-1図）に関する調査結果から、共に日本企業の比率が高く、主要な半導体企業、基板企業が永年開発に携わってきた分野であることがうかがえる（要約4-16図、要約4-4図）。また、最近の国家プロジェクトにおいても、SOI関連技術に取り組んでおり、研究開発体制に、依然として衰えはない。さらに、SOIデバイス構造の萌芽期にまで遡る特許調査結果から、SOI技術の基本構成と動作に関する特許は20年以上前に出願されていることが判明し（要約4-27表）、現在の市場参入障壁となるような特許は特に存在していない。

このような技術的状況にも係らず、SOIデバイスを用いた製品市場は未だ、未成熟な状況にある。この原因は大別して2つの要因が考えられる。ひとつは、米国ではサーバー・PC-CPUという競争力のある高付加価値な最終製品に積極的にSOIデバイスを採用して、SOIのコストを吸収しうるビジネスモデルにより市場を創設したのに対して、日本では高付加価値な最終製品における競争力がないために、同様なビジネスモデルが構築できなかったことによる。すなわち、高付加価値最終製品の競争力の差によるものである。もう1つの要因は、米国が高速デバイス用のPD-SOIで先行しているのに対し（要約4-14図）日本は、車載IC用の高耐圧SOI（要約4-10図）低消費電力デバイス用のFD-SOI（要約4-13図）の分野を得意としている点である。日本の競争力があるデバイスは、特性上、携帯機器・デジタル家電・自動車等への採用が想定されるが、コスト競争力の厳しい分野あるため、コスト面の障壁がSOI採用に立ちふさがった。

しかしながら、最近の日本企業のSOIビジネスへの取り組みは、実用化に成功している例もでてきた。例えばSONY/SCEI、IBMと提携した東芝は、IBMからSOI技術を導入し、SONYの高性能ゲーム機器用デバイスの製造を行っており、沖電気は、時計用デバイスの製造でカ

シオ計算機と提携して S01 デバイスの量産を行っている(要約 3 - 5 図)。これらの企業群は、アプリケーション開発企業を含めた縦型の提携関係を結び、具体的な製品レベルにターゲットを絞った開発を行うことによって、S01 基板、あるいは S01 デバイスのビジネス単体では、回収不可能なコスト面の課題を、高付加価値アプリケーションを含めて開発することにより、相対的にコスト面の不利を吸収するようなビジネスモデルを構築することを試みている。こうした試みは、今後の S01 普及のシナリオを検討するにあたって、参考となるビジネスモデルである。

以上、S01 技術は、基礎的な研究開発の段階は過ぎ、実用化・製品化を積極的に模索している時期と考えられる。企業戦略の視点からは、各企業にとって、開発を続行し積極的に前に踏み出すか、外部から技術を導入するか、あるいは、撤退するかも含めて、自社のスタンスを明確にすべき時期である。本調査においては、バルクデバイスの微細化に物理的な限界に対して、S01 デバイスの導入は避けられないと考え、いかにして、S01 技術の実用化を押し進め、今後の S01 ビジネスで競争力を高めていくかについて、S01 ビジネスに関連する各主体に応じて、提言をおこなう。

第 2 節 提言

1. 大企業について

(1) 基本的方針

これまで多くの S01 技術関連の大企業は、S01 技術の開発に力を注いできた(要約 4 - 1 図、4 - 4 図)。その結果、1990 年代後半以降、研究論文数・特許出願件数とも高水準を維持している。しかし、例えば基板技術の研究論文数が減少傾向となるなど、伸びが鈍化している状態であり(要約 3 - 8 図) 技術的には少なくとも S01 のアプリケーション市場を立ち上げるのに必要な基本的な技術は成熟していると見て良い。とすれば、注力すべき点は、S01 技術を活用したアプリケーションの事業化である。


この点について、先述した SONY/SCEI - IBM - 東芝連合、沖電気 - カシオ計算機連合のトレンドを発展させる方向で、アプリケーションの開発能力を持つアプリケーション開発企業から基板企業までを含めた垂直統合型の提携関係を結び、S01 デバイスの特徴を發揮でき、なおかつコストを吸収できる高付加価値アプリケーションの共同開発を進めることを提言したい。

大別すれば、コスト競争と高付加価値競争の選択の中で、これまで半導体ビジネスで繰り返してきたアジア諸国とのコスト競争の世界を原則的に避け、高付加価値最終製品を産み出す市場創世能力を身につけることによって、世界における日本の What to make の能力を冠たるものに導くシナリオをとりたい。これまでの S01 関連の技術的成果の蓄積、数多くのデジタル家電が生まれようとしている市場環境、エレクトロニクス産業を中心にした強力な民生機器産業を背景に抱える事情、等を考慮すれば、決して日本が進むべき途として、夢想的な解ではないと考える。

また、垂直統合型への連携は、各企業のこれまでの特許戦略にも大きな影響を与える。すなわち、従来の特許戦略は、同種企業間で競合相手を排除する排他権的な意味での特許登録が主流であったが、川上、川下のユーザとの連携は、双方の特許をライセンスするなど、特許活用に主軸がおかれるからである。さらに、ベンチャー企業、国際企業間の連携ということになれば、必然的に、特許評価の必要性が高まることが予想される。換言すれば、企業戦

略と足並みを揃えた特許活用を意識した特許戦略の構築が不可欠となる。

要約 5 - 1 図 企業間提携関係の現状と提案



(2) デバイス別の具体的方針

a . PD-SOI 市場

PD-SOI は高速デバイス向けの SOI 構造であり、米国企業が先行している分野である。この分野は、SOI 市場という視点からは最先端を走っており、市場成長を検討する上で最良のサンプルである。そこで、当該分野においては、原則的に、高付加価値化のアプローチの具体的提言を試みる。高付加価値化のアプローチを選択した場合、先例の企業連携を踏襲したアプリケーション開発企業 - デバイス企業の提携関係の発展型を考えたい。すなわち、有力なハイエンド製品を有するサーバー企業・PC-CPU 企業、デバイス企業、及び基板企業と垂直統合型に連携するアプローチである。現状からの市場参入は、先行する米国企業との競争を念頭に置かなくてはならない。また、サーバー関連の企業数が絞り込まれてきている状況だけに、このアプローチでパートナーとなる企業の選択の幅はあまり多くない問題もある。しかしながら、基板企業を巻き込み、高性能化で勝負できる技術開発、例えば歪み SOI 技術などの実用化に目処が立てば、このアプローチも十分に取りうる可能性がある。すなわち、垂直統合型の連携と卓越した技術の登場がこのアプローチの鍵である。

一方、必ずしも垂直統合型の連携が実現できるとは限らず、その際、技術的な優位性を持つ基板企業に、コストダウンのアプローチを提言したい。コストダウンのアプローチは、本提言の基本的方針に反する方向性であるが、垂直統合型における指導的役割を期待するアプリケーション開発企業が連携されない以上、基板企業にとっては、唯一の選択肢となる。このアプローチは、SOI デバイスの採用に積極的な米国企業、あるいは台湾、韓国企業等に基板供給関係の連携を結び、一定量の市場確保を狙いながらコストダウンを押し進める基板企業の戦略である。残念ながら、国内に主要なユーザが見いだせない基板企業にとっては、国外ユーザを模索するしか当面市場を広げる手段が見出せない状況は十分にありうる。一方、SOI デバイス企業にとっては、SOI 基板供給の安定化のために、複数の基板サプライヤを確保したいという要望はあり得る。市場への製品供給を図りながらコストダウンと、SOI 基板品質の向上を図りたい基板企業には一考の余地があるアプローチと考えられる。

b . FD-SOI 市場

FD-SOI 構造を用いた低消費電力デバイスは、高速デバイスと比較して基板コストを反映できる大型アプリケーションが存在しないため、現状では、時計というニッチな市場を除いては、見るべき市場はない。しかし、日本では多くの企業が FD-SOI 技術を有しており（要約 4 - 13 図）FD-SOI デバイスを採用することによって、付加価値の高いアプリケーションを提供できれば、大きな成長が見込まれる市場とも言える。

そこで、FD-SOI 分野では、基本の方針にのっとり、アプリケーション開発企業 - デバイス企業 - 基板企業の提携関係を提言したい。そして、低消費電力化が大きく貢献する「環境」をテーマにした市場創設を何らかの形で誘導したい。例えば、SOI デバイスを採用しなければ達成できないような低消費電力化仕様を「環境基準仕様」として創設し、SOI デバイス採用を励行する制度の検討である。どのような製品の低消費電力化が望ましいのか、また、どの程度の仕様であれば技術的に妥当なのか、仕様を守ることを義務とするのか励行にとどめるのか等、様々な検討事項があるが、低消費電力化の標準化を推し進めることで、環境問題という地球規模の問題に対して貢献しつつ、市場創設を試みるこのような取り組みについて関連企業、団体、国を交えて議論をすることは、SOI 技術の戦略的普及という枠に留まらず、非常に意義深いと思われる。なお、技術面では、特に FD-SOI は、PD-SOI に比べてさらに薄く、均一な膜厚の SOI 基板の開発が重要である。

c . 高耐圧 SOI 市場

高耐圧 SOI 分野においても、原則的に FD-SOI 分野同様、アプリケーション開発企業 - デバイス企業 - 基板企業の垂直統合型の提携関係を提言する。当該分野は、日本が先行している点、民生用デバイス向けである点で FD-SOI と共通しており、また、高耐圧 SOI の有力なアプリケーションである車載 IC のユーザを国内に抱えていることから、連携し得る可能性は十分にある。特に、車載用 IC は高い信頼性を必要とする分野であり、ユーザの検証結果等のフィードバック情報が技術開発の重要な要素である。垂直統合型の連携により有益情報の共有化が進めば、効率的な技術開発が期待できる。一度、ユーザに認可をもらえば、安定したビジネスが展開できるという意味でも、デバイス企業、基板企業にとっては、取り組み価値のある市場である。

2 . 大学、公的機関について

米国では大学において活発に基礎研究が行われるとともに（要約 4 - 18 表）開発成果の事業化の過程では多くのベンチャー企業を産み、共通基盤技術の開発にも貢献している（第 3 章 第 2 節 2）。また、フランスの例に見られるように（第 3 章 第 2 節 4）欧州では公的機関が開発成果を積極的に事業化している。これに対し日本では、基礎研究から生まれた開発成果の事業化や、共通基盤技術の整備が充分とは言えない。また、垂直統合型の連携は、市場創設という意味でいかなるアプリケーションを開発するかが最重要課題となる。よって、技術開発の方向も、必然的に製品レベルに近いところに注力される。とすると、基礎的な研究を担う機関の存在がどうしても足りなくなる。したがって、基礎技術の空洞化を防ぎ、なおかつ、技術移転を確実に実行する研究開発のあり方が大学や公的機関への基本的な提言となる。

さらに具体的には、次の 3 点について提言する。

第 1 に、研究の主体である大学や公的機関は複数にまたがった幅広い人材の交流を促す機

会を形成することである。そして、研究の客体は、基礎研究に的を絞ることが望ましい。こうすることによって、企業間プロジェクトとは異なった腰の落ち着いた研究開発が可能となる。

第2に、研究開発のプラットフォームとしての基盤を強化することである。例えば、研究開発情報の提供、設計ライブラリーの整備などが含まれる。開発成果の事業化の過程では多くのベンチャー企業が生まれる余地があるが、ベンチャー企業の発展には、設立後の技術面におけるバックアップが不可欠である。MIRAI プロジェクトが共通の利用施設を用意しているような例が散見されるが、このような共同の施設をさらに拡充してアプリケーションの試作の場として提供し、ファウンドリとしての役割を持たせるなど、バックアップ体制の整備をさらに進めるべきであると考えられる。

第3に、研究開発成果物の特許化とその管理である。プロジェクトのアウトプットは研究開発成果という知的財産であり、この知的財産を特許化することにより、いずれ必要となる技術移転が容易になる。これまではプロジェクトに参加した人が、個人的にノウハウを自社に持ち帰るようなルートで暗黙の技術流出を是認していた傾向にある。今後は技術移転とを当初から意識した特許登録、特許管理ができる体制を構築することが大切である。

3. ベンチャー企業について

残念ながら、現在日本には、SOI の分野に有力なベンチャー企業が存在していない(要約4 - 22 表)。基礎的な技術に係る技術開発志向型のベンチャー企業育成プログラムに関する研究が公的機関を主体として始まってはいるが(要約3 - 7 表)SOI 市場自身が未成熟であり、まだベンチャー企業を主体としたビジネスが成立する機会が少ない。しかし、SOI 技術の応用分野には現在まだ顕在化していないニッチな製品市場が多数存在すると考えられている。また、このような市場は素早い経営判断が可能なベンチャー企業が力を発揮できる領域と考えられる。したがって、研究開発を行うための環境を整え、できるだけ早くベンチャー企業が活躍できる環境を整備することが重要となる。例えば、低消費電力特性を生かした新しいモバイル機器とか、SOI デバイスの設計に特化したファブレスとか、SOI 専用の製造装置などは、環境整備次第では、ベンチャーの活躍を十分に期待できる技術分野である。

また、ベンチャー企業の研究開発成果は、しばしば技術移転を伴うので、そのときのために特許登録をすることが重要となる。ベンチャー企業こそ、特許登録が重要であることを自覚し、積極的に特許を取得すべきである。国は資力に乏しい中小・ベンチャー企業、あるいは大学等教育関係機関の研究者、設置者を対象に1～3年の特許料と審査請求料を軽減する特例を設けており、この特例を活用することが効果的であろう。


第4章における特許の抽出は要約4-28表、要約4-29図に従って行った。

要約4-28表 三極間の出願構造を求める検索式

調査対象期間:1992-2002
 利用DB:Derwent WPI (2002.08.24抽出)

S1	5058067	AY=1992:2002	S12	3246	SOI
S2	128	MC=U11-C05B9C	S13	580	SOS
S3	862	MC=U11-C08A4	S14	147	SIMOX
S4	2171	MC=U11-C08A5	S15	1	UNIBOND
S5	1756	MC=U11-C08A6	S16	2006	SILICON(W)ON(W)INSUL?
S6	168	MC=U12-D01A5	S17	226	SEMICON?(W)ON(W)INSUL?
S7	192	MC=U12-E01A5	S18	188	SILICON(W)ON(W)SAPPH?
S8	1978	MC=U12-D02A4	S19	3	SEMICON?(W)ON(W)SAPPH?
S9	1891	MC=U13-D07	S20	5009	
S10	8081	S2+S3+S4+S5+S6+S7+S8+S9	S12+S13+S14+S15+S16+S17+S18+S19		
S11	5046	S1*S10	S21	3432	S1*S20
			S22	6424	S11+S21

要約4-29図 日本、米国、欧州公開特許の抽出方法



【お問い合わせ先】特許庁 総務部 技術調査課 技術動向班

TEL : 03-3581-1101 (内 2155) FAX : 03-3580-5741

E-mail : PA0930@jpo.go.jp